|

|
|
|
|
 |
高速系统的设计不同于传统的系统设计,系统布局有其特定的特点。如果在设计之初,不能很好地进行整体规划,就会给后面的工作造成很大的困难,甚至造成整个项目的延迟和失败。
我们提供高速系统的设计咨询。帮助客户规划项目,提供系统整体布局。
-
提供详细的系统分析
-
提供系统布局
-
提供各种接口的规范
-
帮助确定复杂接口的风险
-
验证设计
-
提供设计指导规则(Design Guide)
|
|
|
 |
背板及系统板卡互连速度现在已经从数百MHz到现在典型的数GHz乃至10G以上。信号传输也从并行结构演进为串行结构。然而这在提升传输带宽、缩小面积的同时,带来的是对PCB及封装设计的越来越严格的指标要求。例如要求PCB走线的良好阻抗匹配,需要对恶化信号质量的过孔(Via)
的准确建模,信号间串扰的控制,精确的系统级仿真等等,以此来提高一次投产成功率。我们已经成功为业界领导公司提供诸如PCI-E,XAUI,千兆以太网等GHz接口的高速背板设计。
我们可为客户提供:
-
完整的背板、高速互连系统解决方案
-
背板、高速互连系统相关设计咨询
-
背板、高速互连系统故障定位等
| |
|
|
|

|
对于高速系统,信号完整性是一个越来越突出的问题。为了让系统健康的工作。我们提供对各种高速接口的信号完整性分析。包括:
| |
|
|
 |
随着电路速度不断提高,器件与接口对电源的噪声也越来越敏感,在一些情况下甚至成为电系统成功与否的关键。在这其中,同步开关噪声(SSN)的影响不容忽略。在现在越来越苛刻的诸如抖动(jitter)等的波形、时序指标要求下,设计良好的电源层布局,电路板堆叠(Stack
up)等能够减少不可避免的同步开关噪声,使信号满足预定指标。
我们提供电源完整性的设计、评估及咨询,用于对电源噪声敏感的航天航空、通讯、计算机、电子、电器、航天航空、军工、汽车、医疗、船舶等领域
芯片、封装及电路板(PCB)级的电源分配网络(PDN)的设计、建模、分析及优化等。涉及:
-
印刷电路板叠层设计、电源层布局、分割和隔离最优化设计
-
关键接口(interface)的同步开关噪声分析及改进方案设计
-
电源网络的3D模型提取
-
时钟/锁相环PLL、振荡器等对电源要求苛刻电路的供电电路的优化设计
-
硅片内接口电路的减少同步开关噪声的设计改进
-
减少电源外部耦合噪声的抗EMI设计,如磁珠选择,电源滤波器的使用
-
在SSN噪声环境下的信号输出质量、时序分析(SSO)
-
去耦电容选型和放置位置优化,通孔的设计方案
-
为客户定制的电源分配设计解决方案
| |
|
|
 |
PCB板极的EMI/EMC设计,评估与咨询,用于通讯、计算机、电子、电器、航天航空、军工、汽车、医疗、船舶等领域。
我们提供:
| |
| |
|
|
|
 |
精确的无源模型在全系统仿真中必不可少。我们为连接器,布线,封装提供各种种类的无源模型建模,包括:
-
精确的3D
/ 2D模型
-
S参数模型
-
Spice模型
-
隔离度参数
-
封装性能优化
|
| |
 |
|
|
 |
高精度IBIS模型对于设计和验证至关重要。
我们提供:
-
高精度单端IBIS模型
-
高精度差分IBIS模型
-
提供使用说明并帮助终端客户在不同工具上使用该模型
| |
|
高性能低成本IC封装设计及电验证 |
| |
|

|
随着IC IO设计速度的不断提高,从33
Mbps
的PCI
到现在5Gbps
的PCIE及未来的几十Gbps,
封装的电连接效应已经成为一个不能忽略的重要因素,
甚至会成为决定IC
流片成功的关键。根据您实际IC
设计的要求。
我们能为您提供:
-
Flip
Chip封装设计
-
BGA封装设计
-
CSP封装设计
-
PGA封装设计
-
MCM封装设计
-
QUAD封装设计
-
QFP,
PLCC,SOP等封装设计
| |